Docket No.: 57810-098 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Kenya UESUGI, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: March 30, 2004 : Examiner: Unknown

For: DISPLAY

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2003-185542, filed June 27, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Registration No. 26,106

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 AJS:tlb Facsimile: (202) 756-8087

Date: March 30, 2004

57810-098 UESUGI, etal. March 30,2004

庁 JAPAN PATENT OFFICE

Me Dermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 6月27日

願 Application Number:

特願2003-185542

[ST. 10/C]:

[JP2003-185542]

出 願 人 Applicant(s):

三洋電機株式会社

2004年

2月27日



特許庁長官 Commissioner, Japan Patent Office 5

【書類名】 特許願

【整理番号】 KNB1030005

【提出日】 平成15年 6月27日

【あて先】 特許庁長官 殿

【国際特許分類】 G09G 3/20

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号

三洋電機株式会社内

【氏名】 上杉 健哉

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号。

三洋電機株式会社内

【氏名】 千田 みちる

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 桑野 幸徳

【代理人】

【識別番号】 100104433

【弁理士】

【氏名又は名称】 宮園 博一

【手数料の表示】

【予納台帳番号】 073613

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0001887

1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示装置

【特許請求の範囲】

【請求項1】 第1電位側に接続され、クロック信号に応答してオンする第 1導電型の第1トランジスタと、第2電位側に接続された第1導電型の第2トラ ンジスタと、前記第1トランジスタのゲートと前記第2電位との間に接続された 第1導電型の第3トランジスタと、前記第1トランジスタのゲートと前記クロッ ク信号を供給するクロック信号線との間に接続された高抵抗とを有する第1回路 部を含むシフトレジスタ回路を備えたことを特徴とする表示装置。

【請求項2】 前記高抵抗は、所定段の前記シフトレジスタ回路の第1トランジスタがオフ状態からオン状態になる瞬間と、所定段より2つ前の段の前記シフトレジスタ回路の第1トランジスタがオン状態からオフ状態になる瞬間とが重ならないような抵抗値に設定されていることを特徴とする請求項1に記載の表示装置。

【請求項3】 前記第1回路部は、前記第1トランジスタのゲートと前記クロック信号線との間に接続され、前記第3トランジスタよりもオン抵抗が低いとともに、ダイオード接続された第4トランジスタをさらに含むことを特徴とする請求項1または2に記載の表示装置。

【請求項4】 前記第1回路部は、前記第1トランジスタのゲートと前記クロック信号線との間に接続され、前記第3トランジスタのオン状態の期間と重ならないオン状態の期間が得られる信号に応答してオンする第4トランジスタをさらに含むことを特徴とする請求項1または2に記載の表示装置。

【請求項5】 前記第1トランジスタのゲートとソースとの間には、容量が接続されていることを特徴とする請求項1~4のうちいずれか1項に記載の表示装置。

【請求項6】 前記第3トランジスタは、前記第2トランジスタがオン状態のときに、前記第1トランジスタをオフ状態にする機能を有することを特徴とする請求項1~5のうちいずれか1項に記載の表示装置。

【請求項7】 少なくとも前記第1トランジスタ、前記第2トランジスタお

よび前記第3トランジスタは、p型の電界効果型トランジスタであることを特徴とする請求項1~6のうちいずれか1項に記載の表示装置。

【請求項8】 少なくとも前記第3トランジスタは、互いに電気的に接続された2つのゲート電極を有することを特徴とする請求項1~7のうちいずれか1項に記載の表示装置。

【請求項9】 前記第1回路部は、前記シフトレジスタ回路の出力側に配置されており、

前記シフトレジスタ回路の入力側には、前記第1トランジスタと前記第2トランジスタと前記第3トランジスタとを含むとともに、前記高抵抗を含まない第2回路部が配置されていることを特徴とする請求項1~8のうちいずれか1項に記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、表示装置に関し、特に、シフトレジスタ回路を備えた表示装置に 関する。

[0002]

【従来の技術】

従来、抵抗負荷型のインバータ回路が知られている(たとえば、非特許文献1参照)。また、従来では、上記した抵抗負荷型のインバータ回路を含むシフトレジスタ回路が知られている。なお、シフトレジスタ回路は、たとえば、液晶表示装置や有機EL表示装置のドレイン線を駆動する回路に用いられる。

[0003]

図13は、従来の抵抗負荷型のインバータ回路を含むシフトレジスタ回路の回路図である。図13を参照して、従来のシフトレジスタ回路100aは、入力側回路部101aと出力側回路部102aとによって構成されている。また、2段目のシフトレジスタ回路100bは、入力側回路部101bと出力側回路部102bとによって構成されている。

[0004]

1段目のシフトレジスタ回路100aを構成する入力側回路部101aは、nチャネルトランジスタNT101およびNT102と、容量C101と、抵抗R101とを含んでいる。以下、従来技術の説明においては、nチャネルトランジスタNT101およびNT102は、それぞれ、トランジスタNT101およびNT102と称する。トランジスタNT101のソースはノードND101に接続されているとともに、ドレインにはスタート信号STが入力される。このトランジスタNT101のゲートにはクロック信号CLK1が供給される。容量C101の一方電極はノードND101に接続されているとともに、他方電極は負側電位VSSに接続されている。また、トランジスタNT102のソースは負側電位VSSに接続されているとともに、ドレインはノードND102に接続されている。抵抗R101の一方端子はノードND102に接続されているとともに、他方端子は正側電位VDDに接続されている。そして、トランジスタNT102と抵抗R101とによって、インバータ回路が構成されている。

[0005]

また、1段目のシフトレジスタ回路100aを構成する出力側回路部102aは、nチャネルトランジスタNT103と、抵抗R102とを含んでいる。以下、従来技術の説明においては、nチャネルトランジスタNT103は、トランジスタNT103と称する。トランジスタNT103のソースは負側電位VSSに接続されているとともに、ドレインはノードND103に接続されている。抵抗R102の一方端子はノードND103に接続されているとともに、他方端子は正側電位VDDに接続されている。そして、トランジスタNT103と抵抗R102とによって、インバータ回路が構成されている。

[0006]

また、2段目以降のシフトレジスタ回路も上記した1段目のシフトレジスタ回路100aと同様の回路構成を有している。なお、後段のシフトレジスタ回路の入力側回路部は前段のシフトレジスタ回路の出力ノードに接続されるように構成されている。また、奇数段に配置された入力側回路部のトランジスタNT101のゲートには上記したようにクロック信号CLK1が供給されるとともに、偶数段に配置された入力側回路部のトランジスタNT101のゲートにはクロック信

号CLK2が供給される。

[0007]

図14は、図13に示した従来のシフトレジスタ回路のタイミングチャートである。次に、図13および図14を参照して、従来のシフトレジスタ回路の動作について説明する。

[0008]

まず、スタート信号STがHレベルになる。この後、クロック信号CLK1がHレベルになる。これにより、1段目のシフトレジスタ回路100aにおいて、トランジスタNT101がオン状態になるとともに、ノードND101の電位がHレベルに上昇するのでトランジスタNT102がオン状態になる。このため、ノードND102の電位がLレベルに低下するのでトランジスタNT103がオフ状態になる。その結果、ノードND103の電位がHレベルに上昇するので1段目のシフトレジスタ回路100aからHレベルの出力信号SR1が出力される。なお、クロック信号CLK1がHレベルである期間には容量C101にHレベルの電位が蓄積される。

[0009]

次に、クロック信号CLK1がLレベルになる。これにより、1段目のシフトレジスタ回路100aにおいて、トランジスタNT101がオフ状態になる。この後、スタート信号STがLレベルになる。ここで、トランジスタNT101がオフ状態になったとしても、ノードND101の電位が容量C101に蓄積されたHレベルの電位によりHレベルに保持されているので、トランジスタNT102はオン状態に保持される。このため、ノードND102の電位がHレベルに上昇しないので、トランジスタNT103のゲートにはLレベルの信号が供給され続ける。これにより、トランジスタNT103がオフ状態に保持されるので、1段目のシフトレジスタ回路100aからHレベルの出力信号SR1が出力され続ける。

[0010]

次に、クロック信号CLK2がHレベルになる。これにより、2段目のシフトレジスタ回路100bには1段目のシフトレジスタ回路100aのHレベルの出

力信号SR1が入力されるので、上記した1段目のシフトレジスタ回路100a と同様の動作が行われる。このため、2段目のシフトレジスタ回路100bから Hレベルの出力信号SR2が出力される。

[0011]

この後、クロック信号CLK1が再度Hレベルになる。これにより、1段目のシフトレジスタ回路100aにおいて、トランジスタNT101がオン状態になる。この際、ノードND101の電位はスタート信号STがLレベルになることによりLレベルに低下する。これにより、トランジスタNT102がオフ状態になる。このため、ノードND102の電位がHレベルに上昇するのでトランジスタNT103がオン状態になる。その結果、ノードND103の電位がHレベルからLレベルに低下するので1段目のシフトレジスタ回路100aからLレベルの出力信号SR1が出力される。

[0012]

上記のような動作によって、各段のシフトレジスタ回路からタイミングのシフトしたHレベルの出力信号(SR1、SR2、SR3…)が順次出力される。そして、そのHレベルの出力信号(SR1、SR2、SR3…)に応答してオンする水平スイッチを介して表示装置のドレイン線と映像信号線とを接続することによって、ドレイン線に所定の映像信号を順次供給することが可能となる。

$[0\ 0\ 1\ 3]$

【非特許文献 1】

岸野正剛著「半導体デバイスの基礎」、オーム社出版、1985年4月 25日、pp. 184-187

$[0\ 0\ 1\ 4]$

【発明が解決しようとする課題】

しかしながら、図13に示した従来のシフトレジスタ回路では、所定段のシフトレジスタ回路から出力される出力信号(たとえば、SR3)がLレベルからHレベルになる瞬間と、所定段より2つ前の段のシフトレジスタ回路から出力される出力信号(たとえば、SR1)がHレベルからLレベルになる瞬間とが重なる場合がある。この場合、所定段より2つ前の段のシフトレジスタ回路に対応した

水平スイッチがオン状態からオフ状態になる瞬間に所定段のシフトレジスタ回路に対応した水平スイッチがオン状態になるため、所定段より2つ前の段の水平スイッチを介して供給される信号にノイズが発生するという不都合が生じる。これにより、シフトレジスタ回路のHレベルの出力信号に応答してオンする水平スイッチを介して表示装置のドレイン線と映像信号線とを接続した際に、ドレイン線にノイズが発生した映像信号が供給されるという不都合がある。その結果、上記した従来のシフトレジスタ回路を表示装置のドレイン線を駆動する回路に用いた場合には、映像信号のノイズに起因して、表示装置の画像が劣化するという問題点がある。

[0015]

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、画像の劣化を抑制することが可能な表示装置を提供することである。

[0016]

【課題を解決するための手段および発明の効果】

上記目的を達成するために、この発明の一の局面による表示装置は、第1電位側に接続され、クロック信号に応答してオンする第1導電型の第1トランジスタと、第2電位側に接続された第1導電型の第2トランジスタと、第1トランジスタのゲートと第2電位との間に接続された第1導電型の第3トランジスタと、第1トランジスタのゲートとクロック信号を供給するクロック信号線との間に接続された高抵抗とを有する第1回路部を含むシフトレジスタ回路を備えている。

$[0\ 0\ 1\ 7]$

この一の局面による表示装置では、上記のように、第1トランジスタのゲートとクロック信号を供給するクロック信号線との間に、高抵抗を接続することによって、第1トランジスタがオン状態になるときの応答速度が遅くなるので、第1トランジスタがオン状態のときにシフトレジスタ回路から出力される信号を遅延させることができる。したがって、所定段のシフトレジスタ回路の第1トランジスタがオン状態で、所定段より2つ前の段のシフトレジスタ回路の第1トランジスタがオン状態になるとすると、所定段のシフトレジスタ回路に対応した水平ス

イッチの応答速度が遅くなるとともに、所定段より2つ前の段のシフトレジスタ 回路に対応した水平スイッチの応答速度は速くなる。これにより、所定段の水平 スイッチがオフ状態からオン状態になる瞬間と、所定段より2つ前の段の水平ス イッチがオン状態からオフ状態になる瞬間とが重なることを抑制することができ る。このため、所定段より2つ前の段の水平スイッチがオフ状態になった後に、 所定段の水平スイッチをオン状態にすることができるので、所定段より2つ前の 段の水平スイッチがオン状態からオフ状態になる瞬間に、所定段の水平スイッチ がオン状態になることに起因して、映像信号にノイズが発生することを抑制する ことができる。その結果、映像信号のノイズに起因する画像の劣化を抑制するこ とができる。また、第1トランジスタのゲートとクロック信号を供給するクロッ ク信号線との間に高抵抗を接続することによって、第2電位とクロック信号線と の間に貫通電流が流れる際に、第1トランジスタのゲート電位が低下し過ぎるこ とを抑制することができるので、オフ状態に保持された第1トランジスタがオン 状態になるという誤動作を抑制することができる。このため、第1トランジスタ が誤動作することに起因して、シフトレジスタ回路の出力信号が不安定になるこ とを抑制することができる。その結果、シフトレジスタ回路の不安定な出力信号 に起因する画像の劣化を抑制することができる。また、第1トランジスタ、第2 トランジスタおよび第3トランジスタを第1導電型に形成することによって、2 種類の導電型のトランジスタを含むシフトレジスタ回路を形成する場合に比べて 、イオン注入工程の回数およびイオン注入マスクの枚数を減少させることができ る。これにより、製造プロセスを簡略化することができるとともに、製造コスト を削減することができる。

[0018]

上記一の局面による表示装置において、好ましくは、高抵抗は、所定段のシフトレジスタ回路の第1トランジスタがオフ状態からオン状態になる瞬間と、所定段より2つ前の段のシフトレジスタ回路の第1トランジスタがオン状態からオフ状態になる瞬間とが重ならないような抵抗値に設定されている。このように構成すれば、容易に、所定段より2つ前の段の水平スイッチがオフ状態になった後で、所定段の水平スイッチをオン状態にすることができる。

[0019]

上記一の局面による表示装置において、好ましくは、第1回路部は、第1トランジスタのゲートとクロック信号線との間に接続され、第3トランジスタよりもオン抵抗が低いとともに、ダイオード接続された第4トランジスタをさらに含む。このように構成すれば、ダイオード接続された第4トランジスタにより、クロック信号線と第1トランジスタのゲートとの間で電流が逆流することが防止されるので、確実に、第1トランジスタのゲートーソース間電圧をしきい値電圧以上に保持することができる。これにより、確実に、第1トランジスタをオン状態に保持することができる。また、第4トランジスタのオン抵抗を第3トランジスタのオン抵抗よりも低くすることによって、第1トランジスタのゲート側にクロック信号に応じた電圧が充電される際に、充電速度が遅くなることを抑制することができる。

[0020]

上記一の局面による表示装置において、好ましくは、第1回路部は、第1トランジスタのゲートとクロック信号線との間に接続され、第3トランジスタのオン状態の期間と重ならないオン状態の期間が得られる信号に応答してオンする第4トランジスタをさらに含む。このように構成すれば、第3トランジスタと第4トランジスタとが同時にオン状態になることがないので、第3トランジスタと第4トランジスタとを介して第2電位とクロック信号線との間に貫通電流が流れることを防止することができる。その結果、映像信号のノイズに起因する画像の劣化を抑制しながら、消費電力が増加することを抑制することが可能な表示装置を得ることができる。

[0021]

上記一の局面による表示装置において、好ましくは、第1トランジスタのゲートとソースとの間には、容量が接続されている。このように構成すれば、容易に、容量が接続された第1トランジスタのゲートーソース間電圧を維持するように、第1トランジスタのソース電位の上昇または低下に伴って、第1トランジスタのゲート電位を上昇または低下させることができる。これにより、容易に、第1トランジスタを常時オン状態に維持することができる。その結果、第1回路部の

出力信号(第1トランジスタのソース電位)を第1電位になるまで上昇または低下させることができる。

[0022]

上記一の局面による表示装置において、好ましくは、第3トランジスタは、第2トランジスタがオン状態のときに、第1トランジスタをオフ状態にする機能を有する。このように構成すれば、第1トランジスタと第2トランジスタとが同時にオン状態になることがないので、第1トランジスタと第2トランジスタとを介して第1電位と第2電位との間に貫通電流が流れることを防止することができる。

[0023]

上記一の局面による表示装置において、好ましくは、少なくとも第1トランジスタ、第2トランジスタおよび第3トランジスタは、p型の電界効果型トランジスタである。このように構成すれば、p型の電界効果型トランジスタは、n型の電界効果型トランジスタと異なり、LDD(Lightly Doped Drain)構造にする必要がないので、製造プロセスをより簡略化することができる。

[0024]

上記一の局面による表示装置において、好ましくは、少なくとも第3トランジスタは、互いに電気的に接続された2つのゲート電極を有する。このように構成すれば、第3トランジスタに印加される電圧は、2つのゲート電極により各ゲート電極に対応するソースードレイン間に分配されるので、第3トランジスタに印加されるバイアス電圧が第1電位と第2電位との電位差よりも大きい場合にも、第3トランジスタの各ゲート電極に対応するソースードレイン間には、第1電位と第2電位との電位差よりも小さい電圧が印加される。これにより、第3トランジスタに第1電位と第2電位との電位差よりも大きいバイアス電圧が印加されることに起因して、第3トランジスタの特性が劣化することが抑制されるので、シフトレジスタ回路を含む表示装置のスキャン特性が低下することを抑制することができる。

[0025]

上記一の局面による表示装置において、好ましくは、第1回路部は、シフトレジスタ回路の出力側に配置されており、シフトレジスタ回路の入力側には、第1トランジスタと第2トランジスタと第3トランジスタとを含むとともに、高抵抗を含まない第2回路部が配置されている。このように構成すれば、出力側に配置された第1回路部と入力側に配置された第2回路部とを含むシフトレジスタ回路が複数接続された表示装置において、容易に、映像信号のノイズに起因する画像の劣化を抑制することができる。

[0026]

【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。

(第1実施形態)

図1は、本発明の第1実施形態による液晶表示装置を示した平面図である。図2は、図1に示した第1実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の回路図である。図3は、2つのゲート電極を有するpチャネルトランジスタの構造を説明するための模式図である。

[0027]

まず、図1を参照して、この第1実施形態では、基板50上に、表示部1が設けられている。なお、図1の表示部1には、1画素分の構成を示している。この表示部1には、画素2がマトリクス状に配置されている。各々の画素2は、pチャネルトランジスタ2a、画素電極2b、画素電極2bに対向配置された各画素2に共通の対向電極2c、画素電極2bと対向電極2cとの間に挟持された液晶2d、および、補助容量2eによって構成されている。そして、pチャネルトランジスタ2aのソースはドレイン線に接続されているとともに、ドレインは画素電極2bおよび補助容量2cに接続されている。このpチャネルトランジスタ2aのゲートはゲート線に接続されている。

[0028]

また、表示部1の一辺に沿うように、基板50上に、表示部1のドレイン線を 駆動(走査)するための水平スイッチ(HSW)3およびHドライバ4が設けら れている。また、表示部1の他の辺に沿うように、基板50上に、表示部1のゲ ート線を駆動(走査)するためのVドライバ5が設けられている。なお、水平スイッチ3には、図1ではスイッチを2つのみ図示しているが、画素の数に応じた数だけ配置されている。また、Hドライバ4およびVドライバ5についても、図1ではそれらを構成するシフトレジスタを2つのみ図示しているが、画素の数に応じた数だけ配置されている。また、基板50の外部には、駆動IC6が設置されている。この駆動IC6は、信号発生回路6aおよび電源回路6bを備えている。駆動IC6からHドライバ4へは、ビデオ信号Video、スタート信号HST、クロック信号HCLK、正側電位HVDDおよび負側電位HVSSが供給される。また、駆動IC6からVドライバ5へは、スタート信号VST、クロック信号VCLK、イネーブル信号ENB、正側電位VVDDおよび負側電位VVSSが供給される。なお、正側電位HVDDは、本発明の「第2電位」の一例である。

[0029]

また、図2を参照して、Hドライバ4の内部には、複数段のシフトレジスタ回路4a1、4a2および4a3が設けられている。なお、図2では、図面の簡略化のため、3段のシフトレジスタ回路4a1、4a2および4a3のみ図示しているが、実際は画素の数に応じた段数が設けられている。また、1段目のシフトレジスタ回路4a1は、入力側回路部4b1および出力側回路部4c1によって構成されている。なお、入力側回路部4b1は、本発明の「第2回路部」の一例であり、出力側回路部4c1は、本発明の「第1回路部」の一例である。

[0030]

1段目のシフトレジスタ回路4a1の入力側回路部4b1は、pチャネルトランジスタPT1、PT2およびPT3と、ダイオード接続されたpチャネルトランジスタPT4と、pチャネルトランジスタのソースードレイン間を接続することにより形成された容量C1とを含んでいる。また、1段目のシフトレジスタ回路4a1の出力側回路部4c1は、入力側回路部4b1と同様、pチャネルトランジスタPT1、PT2、PT3およびPT4と、容量C1とを含んでいる。なお、pチャネルトランジスタPT1、PT2、PT3およびPT4は、それぞれ、本発明の「第1トランジスタ」、「第2トランジスタ」、「第3トランジスタ

」および「第4トランジスタ」の一例である。

[0031]

ここで、第1実施形態では、出力側回路部4 c 1 は、入力側回路部4 b 1 と異なり、約100 k Ωの抵抗値を有する高抵抗R 1 をさらに含んでいる。

[0032]

また、第1実施形態では、入力側回路部4b1および出力側回路部4c1に設けられたpチャネルトランジスタPT1~PT4と、容量C1を構成するpチャネルトランジスタとは、すべてp型のMOSトランジスタ(電界効果型トランジスタ)からなるTFT(薄膜トランジスタ)によって構成されている。以下、pチャネルトランジスタPT1~PT4は、それぞれ、トランジスタPT1~PT4と称する。

[0033]

また、第1実施形態では、トランジスタPT3およびPT4は、図3に示すように、それぞれ、互いに電気的に接続された2つのゲート電極91および92を有するように形成されている。具体的には、一方のゲート電極91および他方のゲート電極92は、それぞれ、一方のチャネル領域91cおよび他方のチャネル領域92c上に、ゲート絶縁膜90を介して形成されている。そして、一方のチャネル領域91cは、一方のソース領域91aと一方のドレイン領域91bとに挟まれるように形成されており、他方のチャネル領域92cは、他方のソース領域92aと他方のドレイン領域92bとに挟まれるように形成されている。また、ドレイン領域91bとソース領域92aとは、共通の不純物領域により構成されている。

[0034]

そして、図2に示すように、入力側回路部4b1において、トランジスタPT1のソースはノードND2に接続されているとともに、ドレインは負側電位HVSSに接続されている。このトランジスタPT1のゲートはノードND1に接続されているとともに、トランジスタPT1のゲートにはクロック信号HCLK1が供給される。トランジスタPT2のソースは正側電位HVDDに接続されているとともに、ドレインはノードND2に接続されている。このトランジスタPT

2のゲートにはスタート信号HSTが供給される。

[0035]

ここで、第1実施形態では、トランジスタPT3はトランジスタPT1のゲートと正側電位HVDDとの間に接続されている。このトランジスタPT3のゲートにはスタート信号HSTが供給される。そして、トランジスタPT3はトランジスタPT2がオン状態のときにトランジスタPT1をオフ状態にするために設けられている。これにより、トランジスタPT2とトランジスタPT1とが同時にオン状態になることが抑制される。

[0036]

また、第1実施形態では、容量C1はトランジスタPT1のゲートとソースとの間に接続されている。また、ダイオード接続されたトランジスタPT4は、トランジスタPT1のゲートとクロック信号線(HCLK1)との間に接続されている。このダイオード接続されたトランジスタPT4により、クロック信号HCLK1のHレベルのパルス電圧が、クロック信号線(HCLK1)から容量C1へ逆流することが抑制される。また、トランジスタPT4のオン抵抗は、トランジスタPT3のオン抵抗よりも低くなるように設定されている。

[0037]

また、出力側回路部4c1における回路構成は、高抵抗R1を含んでいること以外は、基本的に入力側回路部4b1の回路構成と同様である。ただし、出力側回路部4c1では、トランジスタPT1のソースおよびトランジスタPT2のドレインは、それぞれ、ノードND4に接続されている。また、トランジスタPT1のゲートはノードND3に接続されているとともに、トランジスタPT1のゲートにはクロック信号HCLK1が供給される。また、トランジスタPT2およびPT3のゲートは入力側回路部4b1のノードND2に接続されている。

[0038]

ここで、第1実施形態では、出力側回路部4clにおいて、高抵抗RlはトランジスタPT4とクロック信号線(HCLK1)との間に接続されている。この高抵抗RlはトランジスタPTlがオン状態になるときの応答速度を遅くするために設けられている。これにより、トランジスタPTlがオン状態のときに出力

側回路部4 c 1 から出力される信号が遅延されるとともに、トランジスタ P T 1 がオフ状態のときに出力側回路部4 c 1 から出力される信号が速められる。

[0039]

そして、ノードND4(出力ノード)からは1段目のシフトレジスタ回路4a1の出力信号SR1が出力される。この出力信号SR1は水平スイッチ3に供給される。水平スイッチ3は複数のトランジスタPT20、PT21およびPT22を含んでいる。なお、図2では、図面の簡略化のため、3つのトランジスタPT20、PT21およびPT22のみを図示しているが、実際は画素の数に応じた数だけ設けられている。そして、トランジスタPT20、PT21およびPT22のゲートは、それぞれ、1段目~3段目のシフトレジスタ回路4a1~4a3の出力SR1、SR2およびSR3に接続されている。また、トランジスタPT20、PT21およびPT22のドレインは、それぞれ、各段のドレイン線に接続されている。また、トランジスタPT20、PT21およびPT22のソースは、それぞれ、1本のビデオ信号線(Video)に接続されている。

[0040]

また、1段目のシフトレジスタ回路4a1のノードND4(出力ノード)には、2段目のシフトレジスタ回路4a2が接続されている。2段目のシフトレジスタ回路4a2は入力側回路部4b2および出力側回路部4c2によって構成されている。この2段目のシフトレジスタ回路4a2の入力側回路部4b2および出力側回路部4c2の回路構成は、それぞれ、上記した1段目のシフトレジスタ回路4a1の入力側回路部4b1および出力側回路部4c1の回路構成と同様である。また、2段目のシフトレジスタ回路4a2の出力ノードからは出力信号SR2が出力される。

[0041]

また、2段目のシフトレジスタ回路4a2の出力ノードには、3段目のシフトレジスタ回路4a3が接続されている。3段目のシフトレジスタ回路4a3は入力側回路部4b3および出力側回路部4c3によって構成されている。この3段目のシフトレジスタ回路4a3の入力側回路部4b3および出力側回路部4c3の回路構成は、それぞれ、上記した1段目のシフトレジスタ回路4a1の入力側

回路部 4 b 1 および出力側回路部 4 c 1 の回路構成と同様である。また、 3 段目のシフトレジスタ回路 4 a 3 の出力ノードからは出力信号 S R 3 が出力される。そして、シフトレジスタ回路 4 a 1 \sim 4 a 3 の出力 S R 1 \sim S R 3 は、ビデオ信号線の数(たとえば、赤(R)、緑(G)および青(B)の 3 種類のビデオ信号 V i d e o が入力される場合は 3 本になる)に応じて設けられた水平スイッチ 3 のソースに入力される。

[0042]

また、3段目のシフトレジスタ回路4a3の出力ノードには、4段目のシフトレジスタ回路(図示せず)が接続されている。4段目以降のシフトレジスタ回路の回路構成は上記した1段目のシフトレジスタ回路4a1の回路構成と同様である。また、後段のシフトレジスタ回路は前段のシフトレジスタ回路の出力ノードに接続されるように構成されている。

[0043]

なお、上記した2段目のシフトレジスタ回路4a2には、クロック信号線(HCLK2)が接続されている。また、上記した3段目のシフトレジスタ回路4a3には、1段目のシフトレジスタ回路4a1と同様、クロック信号線(HCLK1)が接続されている。このように、複数段のシフトレジスタ回路には、交互にクロック信号線(HCLK2)とが接続されている。

[0044]

図4は、図2に示した第1実施形態による液晶表示装置のHドライバのシフトレジスタ回路のタイミングチャートである。なお、図4において、SR1、SR2、SR3およびSR4は、それぞれ、1段目、2段目、3段目および4段目のシフトレジスタ回路からの出力信号を示している。次に、図2および図4を参照して、第1実施形態による液晶表示装置のHドライバのシフトレジスタ回路の動作について説明する。

[0045]

まず、初期状態として、Hレベル(HVDD)のスタート信号HSTが、1段目のシフトレジスタ回路4a1の入力側回路部4b1に入力されている。これに

より、入力側回路部4b1のトランジスタPT2およびPT3がオフ状態になるとともに、トランジスタPT1がオン状態になるため、ノードND2の電位はLレベルになっている。このため、出力側回路部4c1において、トランジスタPT2およびPT3はオン状態になる。これにより、ノードND3の電位がHレベルになるので、トランジスタPT1はオフ状態になる。このように、出力側回路部4c1において、トランジスタPT2がオン状態になるとともに、トランジスタPT1がオフ状態になるので、ノードND4の電位はHレベルになる。これにより、初期状態では、1段目のシフトレジスタ回路4a1からHレベルの出力信号SR1が出力されている。

[0046]

1段目のシフトレジスタ回路4a1からHレベルの出力信号SR1が出力されている状態で、Lレベル(HVSS)のスタート信号HSTが入力されると、入力側回路部4b1において、トランジスタPT2およびPT3はオン状態になる。これにより、ノードND1およびND2の電位が共にHレベルになるので、トランジスタPT1はオフ状態になる。このため、ノードND2の電位がHレベルになるので、出力側回路部4c1において、トランジスタPT2およびPT3はオフ状態になる。このとき、ノードND3の電位がHレベルの状態で保持されるので、トランジスタPT1はオフ状態のまま保持される。このため、ノードND4の電位がHレベルのまま保持されるので、1段目のシフトレジスタ回路4a1からHレベルの出力信号SR1が出力される。

[0047]

次に、入力側回路部4b1において、トランジスタPT4を介してLレベル(HVSS)のクロック信号HCLK1が入力される。この際、トランジスタPT3がオン状態になっているので、ノードND1の電位はHレベルのまま保持される。これにより、pチャネルトランジスタPT1はオフ状態のまま保持される。

[0048]

一方、出力側回路部4c1においても、高抵抗R1およびトランジスタPT4を介してLレベル(HVSS)のクロック信号HCLK1が入力される。この際、トランジスタPT3がオフ状態になっているので、ノードND3の電位がLレ

ベルになることによりpチャネルトランジスタPT1はオン状態になる。なお、 クロック信号HCLK1がLレベルである期間には、容量C1にはLレベルのク ロック信号HCLK1に応じた電圧が充電される。

[0049]

この際、第1実施形態では、出力側回路部4clにおいて、高抵抗RlによりトランジスタPTlがオン状態になるときの応答速度が遅くなる。

[0050]

このとき、出力側回路部4c1において、トランジスタPT2がオフ状態になっているので、オン状態のトランジスタPT1を介してノードND4の電位はHVSS側に低下する。この場合、ノードND3の電位(トランジスタPT1のゲート電位)は、容量C1によってトランジスタPT1のゲートーソース間電圧が維持されるように、ノードND4の電位(トランジスタPT1のソース電位)の低下に伴って低下する。また、トランジスタPT3がオフ状態であるとともに、ダイオード接続されたトランジスタPT4にはクロック信号線(HCLK1)からのHレベルの信号がノードND3側に逆流することはないので、容量C1の保持電圧(トランジスタPT1のゲートーソース間電圧)は維持される。これにより、ノードND4の電位が低下していくときにトランジスタPT1が常時オン状態に維持されるので、ノードND4の電位はHVSSまで低下する。その結果、1段目のシフトレジスタ回路4a1からLレベルの出力信号SR1が出力される

$[0\ 0\ 5\ 1]$

この際、第1実施形態では、出力側回路部4c1において、トランジスタPT 1がオン状態になるときの応答速度が遅くなることにより、1段目のシフトレジスタ回路4a1(出力側回路部4c1)から出力される出力信号SR1が遅延される。

[0052]

また、出力側回路部4clにおいて、ノードND4の電位がHVSSまで低下 したときのノードND3の電位はHVSSよりも低くなっている。このため、正 側電位HVDDに接続されたトランジスタPT3に印加されるバイアス電圧は、 HVDDとHVSSとの電位差よりも大きくなる。また、クロック信号HCLK 1がHレベル(HVDD)なった場合には、クロック信号線(HCLK1)に接続されたトランジスタPT4に印加されるバイアス電圧もHVDDとHVSSとの電位差よりも大きくなる。

[0053]

次に、入力側回路部4b1において、Hレベル(HVDD)のスタート信号HSTが入力されると、トランジスタPT2およびPT3がオフ状態になる。この場合には、ノードND1およびND2はHレベルに保持された状態でフローティング状態になる。このため、他の部分へ影響が与えられることはないので、1段目のシフトレジスタ回路4a1からはLレベルの出力信号SR1が維持される。

[0054]

次に、入力側回路部4b1において、再度、トランジスタPT4を介してLレベル(HVSS)のクロック信号HCLK1が入力される。これにより、トランジスタPT1がオン状態になるので、ノードND2の電位はHVSS側に低下する。この場合、トランジスタPT4と容量C1との機能により、ノードND2の電位が低下していくときにトランジスタPT1が常時オン状態に維持されるので、ノードND2の電位はHVSSまで低下する。このため、出力側回路部4c1のトランジスタPT2およびPT3はオン状態になる。

[0055]

この際、第1実施形態では、出力側回路部4c1において、トランジスタPT3によってトランジスタPT1がオフ状態にされるので、トランジスタPT1とトランジスタPT2とが同時にオン状態になるのが抑制される。これにより、トランジスタPT1およびPT2を介してHVDDとHVSSとの間に貫通電流が流れることが防止される。また、トランジスタPT1がオフ状態になるときの応答速度は、トランジスタPT1がオン状態になるときの応答速度よりも速くなる

[0056]

そして、出力側回路部4c1において、トランジスタPT2がオン状態になるとともに、トランジスタPT1がオフ状態になることにより、ノードND4の電



位はHVSSからHVDDに上昇してHレベルになる。このため、1段目のシフトレジスタ回路4alからHレベルの出力信号SRlが出力される。このとき、 Lレベルのクロック信号HCLKlが入力されれば、トランジスタPT4および PT3と高抵抗Rlとを介してクロック信号線(HCLK1)とHVDDとの間 に貫通電流が流れる。

[0057]

この際、第1実施形態では、1段目のシフトレジスタ回路4a1 (出力側回路部4c1)から出力されるHレベルの出力信号SR1は、Lレベルの出力信号SR1が出力されるときよりも速められる。

[0058]

以上のように、第1実施形態による1段目のシフトレジスタ回路4a1では、 入力側回路部4b1にLレベルのスタート信号HSTが入力されているときに、 Lレベルのクロック信号HCLK1が入力されると、出力側回路部4c1からL レベルの出力信号SR1が出力される。そして、出力側回路部4c1からLレベ ルの出力信号SR1が出力されている状態で、再度、Lレベルのクロック信号H CLK1が入力されると、出力側回路部4c1からの出力信号SR1はHレベル になる。

[0059]

なお、1段目のシフトレジスタ回路4a1の出力信号SR1は、2段目のシフトレジスタ回路4a2の入力側回路部4b2に入力される。2段目のシフトレジスタ回路4a2では、入力側回路部4b2に1段目のシフトレジスタ回路4a1のLレベルの出力信号SR1が入力されている場合に、Lレベルのクロック信号HCLK2が入力されると、出力側回路部4c2からLレベルの出力信号SR2が出力される。さらに、3段目のシフトレジスタ回路4a3では、入力側回路部4b3に2段目のシフトレジスタ回路4a2のLレベルの出力信号SR2が入力されている場合に、Lレベルのクロック信号HCLK1が入力されると、出力側回路部4c3からLレベルの出力信号SR3が出力される。このように、前段のシフトレジスタ回路からの出力信号が次段のシフトレジスタ回路に入力されるとともに、Lレベルになるタイミングが互いにずれたクロック信号HCLK1およ

びHCLK2が、各段のシフトレジスタ回路に交互に入力される。これにより、 各段のシフトレジスタ回路からLレベルの出力信号が出力されるタイミングがシ フトする。

[0060]

タイミングがシフトしたLレベルの出力信号が水平スイッチ3のトランジスタ PT20、PT21およびPT22のゲートに入力されることにより、トランジスタPT20、PT21およびPT22は、順次、オン状態になる。これにより、各段のドレイン線にビデオ信号線(Video)からビデオ信号Videoが供給されるので、各段のドレイン線は、順次、駆動(走査)される。そして、1本のゲート線に繋がる全ての段のドレイン線の走査が終了すると、次のゲート線が選択される。そして、再び各段のドレイン線が順次走査された後、次のゲート線が選択される。この動作が最後のゲート線に繋がる各段のドレイン線の走査が終了されるまで繰り返されることによって一画面の走査が終了する。

[0061]

第1実施形態では、上記のように、出力側回路部(4 c 1、4 c 2 および4 c 3)のトランジスタPT4とクロック信号線(HCLK)との間に高抵抗R1を接続することによって、トランジスタPT1がオン状態になるときの応答速度が遅くなるので、トランジスタPT1がオン状態のときにシフトレジスタ回路(4 a 1、4 a 2 および4 a 3)から出力される出力信号(SR1、SR2およびSR3)を遅延させることができる。ここで、この第1実施形態では、高抵抗R1の抵抗値を約100kΩに設定していることにより、トランジスタPT1がオン状態のときの出力信号とトランジスタPT1がオフ状態のときの出力信号とのタイミングのずれ量(図4中のA)が約20nsec以上になる。この場合、3段目のシフトレジスタ回路4a3のトランジスタPT1がオン状態(SR3がLレベル)で、1段目のシフトレジスタ回路4a1のトランジスタPT1がオフ状態(SR1がHレベル)になるとすると、3段目のシフトレジスタ回路4a3に対応したトランジスタPT20の応答速度は速くなる。これにより、3段目のトランジスタPT20の応答速度は速くなる。これにより、3段目のトランジスタPT20の応答速度は速くなる。これにより、3段目のトランジスタPT20がオフ状態からオン状態になる瞬間と、

1段目のトランジスタPT20がオン状態からオフ状態になる瞬間とが重なることを抑制することができる。このため、1段目のトランジスタPT20がオフ状態になった後で、3段目のトランジスタPT22をオン状態にすることができるので、1段目のトランジスタPT20がオン状態からオフ状態になる瞬間に、3段目のトランジスタPT22がオン状態になることに起因して、ビデオ信号Videoにノイズが発生することを抑制することができる。その結果、ビデオ信号Videoのノイズに起因する画像の劣化を抑制することができる。

[0062]

また、出力側回路部(4 c 1、4 c 2 および4 c 3)のトランジスタPT4とクロック信号線(HCLK)との間に高抵抗R1を接続することによって、HVDDとクロック信号線(HCLK)との間に貫通電流が流れる際にノードND3の電位が低下し過ぎることに起因して、オフ状態に保持されたトランジスタPT1がオン状態になるという誤動作を抑制することができる。このため、トランジスタPT1が誤動作することに起因して、シフトレジスタ回路(4 a 1、4 a 2 および4 a 3)の出力信号(SR1、SR2およびSR3)が不安定になることを抑制することができる。その結果、シフトレジスタ回路の不安定な出力信号に起因する画像の劣化をも抑制することができる。

[0063]

また、第1実施形態では、トランジスタPT4のオン抵抗をトランジスタPT3のオン抵抗よりも低くすることによって、容量C1にLレベルのクロック信号HCLKに応じた電圧が充電される際に充電速度が遅くなることを抑制することができる。

[0064]

また、第1実施形態では、トランジスタPT1~PT4と容量C1を構成するトランジスタとを、すべてp型のMOSトランジスタ(電界効果型トランジスタ)からなるTFT(薄膜トランジスタ)で構成することによって、2種類の導電型のトランジスタを含むシフトレジスタ回路を形成する場合に比べてイオン注入工程の回数およびイオン注入マスクの枚数を減少させることができる。これにより、製造プロセスを簡略化することができるとともに、製造コストを削減するこ

とができる。また、p型の電界効果型トランジスタは、n型の電界効果型トランジスタと異なり、LDD(Lightly Doped Drain)構造にする必要がないので、製造プロセスをより簡略化することができる。

[0065]

また、第1実施形態では、トランジスタPT1のゲートと正側電位HVDDとの間に接続されたトランジスタPT3を、互いに電気的に接続された2つのゲート電極91および92を有するように構成することによって、トランジスタPT3に印加される電圧は、一方のゲート電極91に対応するソースードレイン間と他方のゲート電極92に対応するソースードレイン間とに概ね半分程度ずつ(電圧の分配比率はトランジスタサイズなどによって変動)分配される。このため、トランジスタPT3に印加されるバイアス電圧がHVSSとHVDDとの電位差よりも大きくなった場合にも、トランジスタPT3の一方のゲート電極91に対応するソースードレイン間および他方のゲート電極92に対応するソースードレイン間には、それぞれ、HVSSとHVDDとの電位差よりも小さい電圧が印加される。これにより、トランジスタPT3にHVSSとHVDDとの電位差よりも大きいバイアス電圧が印加されることに起因して、トランジスタPT3の特性が劣化することが抑制されるので、シフトレジスタ回路4a1、4a2および4a3を有するHドライバ4を含む液晶表示装置のスキャン特性が低下することを抑制することができる。

[0066]

また、第1実施形態では、トランジスタPT1のゲートとクロック信号線(HCLK)との間に接続されたトランジスタPT4においても、互いに電気的に接続された2つのゲート電極91および92を有するように構成しているので、上記したトランジスタPT3と同様、トランジスタPT4に印加されるバイアス電圧がHVSSとHVDDとの電位差よりも大きくなった場合にも、トランジスタPT4の特性が劣化することが抑制される。その結果、トランジスタPT4の特性が劣化することが抑制される。その結果、トランジスタPT4の特性が劣化することに起因して、シフトレジスタ回路4a1、4a2および4a3を有するHドライバ4を含む液晶表示装置のスキャン特性が低下することをも抑制することができる。

[0067]

(第2実施形態)

図5は、本発明の第2実施形態による液晶表示装置を示した平面図である。図6は、図5に示した第2実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の回路図である。図7は、2つのゲート電極を有するnチャネルトランジスタの構造を説明するための模式図である。この第2実施形態では、ドレイン線を駆動(走査)するためのHドライバをnチャネルトランジスタで構成する例について説明する。

[0068]

まず、図5を参照して、この第2実施形態による液晶表示装置では、基板60 上に、表示部11が設けられている。なお、図5の表示部11には、1画素分の 構成を示している。また、表示部11にマトリクス状に配置された各画素12は 、nチャネルトランジスタ12a、画素電極12b、画素電極12bに対向配置 された各画素12に共通の対向電極12c、画素電極12bと対向電極12cと の間に挟持された液晶12d、および、補助容量12eによって構成されている 。そして、nチャネルトランジスタ12aのソースは画素電極12bおよび補助 容量12cに接続されているとともに、ドレインはドレイン線に接続されている 。このnチャネルトランジスタ12aのゲートはゲート線に接続されている。ま た、表示部11の一辺に沿うように、基板60上に、表示部11のドレイン線を 駆動(走査)するための水平スイッチ(HSW)13およびHドライバ14が設 けられている。また、表示部11の他の辺に沿うように、基板60上に、表示部 11のゲート線を駆動(走査)するためのVドライバ15が設けられている。な お、水平スイッチ13には、図5ではスイッチを2つのみ図示しているが、画素 の数に応じた数だけ配置されている。また、Hドライバ14およびVドライバ1 5についても、図5ではそれらを構成するシフトレジスタを2つのみ図示してい るが、画素の数に応じた数だけ配置されている。

[0069]

また、図6に示すように、Hドライバ14の内部には、複数段のシフトレジスタ回路14a1、14a2および14a3が設けられている。なお、図6では、

図面の簡略化のため、3段のシフトレジスタ回路14a1、14a2および14a3のみ図示しているが、実際は画素の数に応じた段数が設けられている。また、1段目のシフトレジスタ回路14a1は、入力側回路部14b1および出力側回路部14c1によって構成されている。なお、入力側回路部14b1は、本発明の「第2回路部」の一例であり、出力側回路部14c1は、本発明の「第1回路部」の一例である。

[0070]

1段目のシフトレジスタ回路14a1の入力側回路部14b1は、 n チャネルトランジスタNT1、NT2およびNT3と、ダイオード接続された n チャネルトランジスタNT4と、 n チャネルトランジスタのソースードレイン間を接続することにより形成された容量C1とを含んでいる。また、1段目のシフトレジスタ回路14a1の出力側回路部14c1は、入力側回路部14b1と同様、 n チャネルトランジスタNT1、NT2、NT3およびNT4と、容量C1とを含んでいる。なお、 n チャネルトランジスタNT1、NT2、NT3およびNT4は、 それぞれ、本発明の「第1トランジスタ」、「第2トランジスタ」、「第3トランジスタ」および「第4トランジスタ」の一例である。

[0071]

ここで、第2実施形態では、出力側回路部14c1は、入力側回路部14b1 異なり、約100kΩの抵抗値を有する高抵抗R1をさらに含んでいる。

[0072]

また、第2実施形態では、入力側回路部14b1および出力側回路部14c1 に設けられたnチャネルトランジスタNT1~NT4と、容量C1を構成するnチャネルトランジスタとは、すべてn型のMOSトランジスタ(電界効果型トランジスタ)からなるTFT(薄膜トランジスタ)によって構成されている。以下、nチャネルトランジスタNT1~NT4は、それぞれ、トランジスタNT1~NT4と称する。

[0073]

また、第2実施形態では、トランジスタNT3およびNT4は、図7に示すように、それぞれ、互いに電気的に接続された2つのゲート電極96および97を

有するように形成されている。具体的には、一方のゲート電極96および他方のゲート電極97は、それぞれ、一方のチャネル領域96cおよび他方のチャネル領域97c上に、ゲート絶縁膜95を介して形成されている。そして、一方のチャネル領域96cは、一方の低濃度不純物領域と高濃度不純物領域とを有するLDD(Lightly Doped Drain)構造のソース領域96aと、一方のLDD構造のドレイン領域96bとに挟まれるように形成されており、他方のチャネル領域97cは、他方のLDD構造のソース領域97aと、他方のLDD構造のドレイン領域97bとに挟まれるように形成されている。また、ドレイン領域96bとソース領域97aとは、共通の高濃度不純物領域を有している

[0074]

そして、図6に示すように、第2実施形態のトランジスタNT1~NT4、容量C1および高抵抗R1は、それぞれ、図2に示した第1実施形態のトランジスタPT1~PT4、容量C1および高抵抗R1に対応した位置に接続されている。すなわち、この第2実施形態では、高抵抗R1は出力側回路部14c1のトランジスタNT4とクロック信号線(HCLK1)との間に接続されている。ただし、トランジスタNT2およびNT3のソースは、それぞれ、負側電位HVSSに接続されているとともに、トランジスタNT1のドレインは正側電位HVDDに接続されている。なお、負側電位HVSSは、本発明の「第2電位」の一例であり、正側電位HVSSは、本発明の「第1電位」の一例である。

[0075]

この第2実施形態によるシフトレジスタ回路14a1のこれら以外の部分の構成は、上記した第1実施形態によるシフトレジスタ回路4a1(図2参照)と同様である。

[0076]

また、2段目のシフトレジスタ回路14a2は入力側回路部14b2および出力側回路部14c2によって構成されており、3段目のシフトレジスタ回路14a3は入力側回路部14b3および出力側回路部14c3によって構成されている。そして、2段目のシフトレジスタ回路14a2および3段目のシフトレジス

夕回路 1 4 a 3 の回路構成は上記した 1 段目のシフトレジスタ回路 1 4 a 1 の回路構成と同様である。

[0077]

また、水平スイッチ13は複数のトランジスタNT30、NT31およびNT32を含んでいる。なお、図6では、図面の簡略化のため、3つのトランジスタPT30、PT31およびPT32のみを図示しているが、実際は画素の数に応じた数だけ設けられている。そして、トランジスタNT30、NT31およびNT32のゲートは、それぞれ、1段目~3段目のシフトレジスタ回路14a1~14a3の出力SR1、SR2およびSR3に接続されている。また、トランジスタNT30、NT31およびNT32のソースは、それぞれ、各段のドレイン線に接続されている。また、トランジスタNT30、NT31およびNT32のドレインは、1本のビデオ信号線(Video)に接続されている。なお、ビデオ信号線の数は、たとえば、赤(R)、緑(G)および青(B)の3種類のビデオ信号以ideoが入力される場合は3本になる。

[0078]

図8は、図6に示した第2実施形態による液晶表示装置のHドライバのシフトレジスタ回路のタイミングチャートである。図8を参照して、この第2実施形態によるシフトレジスタ回路では、図4に示した第1実施形態によるシフトレジスタ回路のタイミングチャートのクロック信号HCLK1およびHCLK2、および、スタート信号HSTのHレベルとLレベルとを反転させた波形の信号を、それぞれ、クロック信号HCLK1およびHCLK2、および、スタート信号HSTとして入力する。これにより、第2実施形態によるシフトレジスタ回路からの出力信号SR1~SR4のHレベルとLレベルとを反転させた波形を有する信号が出力される。そして、この第2実施形態では、上記第1実施形態と同様の抵抗値(約100kΩ)を有する高抵抗R1により、トランジスタNT1がオン状態のときの出力信号とトランジスタNT1がオフ状態のときの出力信号とのタイミングのずれ量(図8中のA)が約20 n s e c 以上になる。これにより、3段目のトランジスタNT30が

オン状態からオフ状態になる瞬間とが重なることを抑制することができる。この 第2実施形態によるシフトレジスタ回路のこれ以外の動作は、上記した第1実施 形態によるシフトレジスタ回路と同様である。

[0079]

第2実施形態では、上記のように、出力側回路部(14c1、14c2および 14c3)のトランジスタNT4とクロック信号線(HCLK)との間に高抵抗 R1を接続することによって、液晶表示装置の画像の劣化を抑制することができるなどの上記第1実施形態と同様の効果を得ることができる。

[0080]

(第3実施形態)

図9は、本発明の第3実施形態による有機EL表示装置を示した平面図である。図9を参照して、この第3実施形態では、本発明を有機EL表示装置に適用する例について説明する。

[0081]

この第3実施形態による有機EL表示装置では、図9に示すように、基板70上に、表示部21が設けられている。なお、図9の表示部21には、1画素分の構成を示している。また、表示部21にマトリクス状に配置された各画素22は、2つのpチャネルトランジスタ22aおよび22b(以下、トランジスタ22aおよび22bという)と、補助容量22cと、陽極22dと、陰極22eと、陽極22dと陰極22eと、陽極22dと陰極22eとの間に挟持された有機EL素子22fとによって構成されている。トランジスタ22aのゲートはゲート線に接続されている。また、トランジスタ22aのソースはドレイン線に接続されている。また、トランジスタ22aのドレインには補助容量22cおよびトランジスタ22bのゲートが接続されている。また、トランジスタ22bのゲートが接続されている。また、トランジスタ22bのドレインは陽極22dに接続されている。また、トランジスタ22bのドレインは陽極22dに接続されている。また、トランジスタ22bのドレインは陽極22dに接続されている。また、Hドライバ4内部の回路構成は、図2に示したpチャネルトランジスタを用いたシフトレジスタ回路によるHドライバ4の構成と同様である。第3実施形態による有機EL表示装置のこれら以外の部分の構成は、図1に示した第1実施形態による液晶表示装置と同様である。

[0082]

第3実施形態においても、上記第1実施形態と同様、出力側回路部(4 c 1、4 c 2 および 4 c 3)のトランジスタPT 4 とクロック信号線(H C L K)との間に高抵抗R 1 を接続することによって、有機E L 表示装置において、画像の劣化を抑制することができるなどの上記第1実施形態と同様の効果を得ることができる。

[0083]

(第4実施形態)

図10は、本発明の第4実施形態による有機EL表示装置を示した平面図である。図10を参照して、この第4実施形態では、本発明を有機EL表示装置に適用する例について説明する。

[0084]

この第4実施形態による有機EL表示装置では、図10に示すように、基板80上に、表示部31が設けられている。なお、図10の表示部31には、1画素分の構成を示している。また、表示部31にマトリクス状に配置された各画素32は、2つのnチャネルトランジスタ32aおよび32b(以下、トランジスタ32aおよび32bという)と、補助容量32cと、陽極32dと、陰極32eと、陽極32dと陰極32eと、陽極32dと陰極32eと、陽極32dと陰極32eとの間に挟持された有機EL素子32fとによって構成されている。トランジスタ32aのゲートはゲート線に接続されている。また、トランジスタ32aのドレインはドレイン線に接続されている。また、トランジスタ32bのゲートが接続されている。また、トランジスタ32bのゲートが接続されている。また、トランジスタ32bのソースは陽極32dに接続されている。また、Hドライバ14内部の回路構成は、図6に示したnチャネルトランジスタを用いたシフトレジスタ回路によるHドライバ14の構成と同様である。第4実施形態による有機EL表示装置のこれら以外の部分の構成は、図5に示した第2実施形態による液晶表示装置のこれら以外の部分の構成は、図5に示した第2実施形態による液晶表示装置と同様である。

[0085]

第4実施形態においても、上記第2実施形態と同様、出力側回路部(14c1、14c2および14c3)のトランジスタNT4とクロック信号線(HCLK)との間に高抵抗R1を接続することによって、有機EL表示装置において、画

像の劣化を抑制することができるなどの上記第2実施形態と同様の効果を得ることができる。

[0086]

(第5実施形態)

図11は、本発明の第5実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の出力側回路部を示した回路図である。図11を参照して、この第5実施形態では、映像信号のノイズに起因する画像の劣化を抑制し、かつ、貫通電流をも抑制することが可能なシフトレジスタ回路について説明する。

[0087]

すなわち、この第5実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の出力側回路部24c1は、図11に示すように、トランジスタPT21、PT22、PT23およびPT24と、ダイオード接続されたトランジスタPT25と、トランジスタのソースードレイン間を接続することにより形成された容量C21とを含んでいる。なお、出力側回路部24c1は、本発明の「第1回路部」の一例である。また、トランジスタPT21、PT22、PT23およびPT24は、それぞれ、本発明の「第1トランジスタ」、「第2トランジスタ」、「第3トランジスタ」および「第4トランジスタ」の一例である。

[0088]

ここで、第5実施形態では、出力側回路部24 c 1 は、約100 k Ω の抵抗値を有する高抵抗R21をさらに含んでいる。

[0089]

また、第5実施形態では、トランジスタPT21~PT25と、容量C21を構成するトランジスタとは、すべてp型のMOSトランジスタ(電界効果型トランジスタ)からなるTFT(薄膜トランジスタ)によって構成されている。

[0090]

また、第5実施形態では、トランジスタPT23は、図3に示した第1実施形態と同様、互いに電気的に接続された2つのゲート電極を有するように形成されている。

[0091]

そして、図11に示すように、トランジスタPT21のソースはノードND2 2に接続されているとともに、ドレインは負側電位VSSに接続されている。このトランジスタPT21のゲートはノードND21に接続されているとともに、トランジスタPT21のゲートにはクロック信号CLKが供給される。トランジスタPT22のソースは正側電位VDDに接続されているとともに、ドレインはノードND22に接続されている。このトランジスタPT22のゲートには入力信号が供給される。

[0092]

ここで、第5実施形態では、トランジスタPT23はトランジスタPT21の ゲートと正側電位VDDとの間に接続されている。このトランジスタPT23の ゲートには入力信号が供給される。そして、トランジスタPT23はトランジス タPT22がオン状態のときにトランジスタPT21をオフ状態にするために設 けられている。これにより、トランジスタPT22とトランジスタPT21とが 同時にオン状態になることが抑制される。

[0093]

また、第5実施形態では、トランジスタPT24は、トランジスタPT21のゲートとクロック信号線(CLK)との間に接続されている。このトランジスタPT24のゲートには、トランジスタPT23のオン状態の期間と重ならないオン状態の期間が得られる信号S1が供給される。また、トランジスタPT25はトランジスタPT24とクロック信号線(CLK)との間に接続されている。また、容量C21はトランジスタPT21のゲートとソースとの間に接続されている。

[0094]

また、第5実施形態では、高抵抗R21はトランジスタPT25とクロック信号線(CLK)との間に接続されている。この高抵抗R21はトランジスタPT21がオン状態になるときの応答速度を遅くするために設けられている。これにより、トランジスタPT21がオン状態のときに出力側回路部24c1から出力される信号が遅延されるとともに、トランジスタPT21がオフ状態のときに出力側回路部24c1から出力される信号が速められる。



[0095]

次に、第5実施形態による液晶表示装置のシフトレジスタ回路の動作としては、まず、入力信号がHレベルになることによって、トランジスタPT22およびPT23がオフ状態になる。また、クロック信号CLKがLレベルになることによって、トランジスタPT25がオン状態になる。このとき、トランジスタPT24のゲートには、トランジスタPT23のオン状態の期間と重ならないオン状態のの期間が得られる信号S1が供給される。これにより、トランジスタPT24がオン状態になるとともに、ノードND21の電位がLレベルに低下するので、トランジスタPT21がオン状態になる。なお、クロック信号CLKがLレベルである期間には、容量C21にはLレベルのクロック信号CLKに応じた電圧が充電される。

[0096]

この際、第5実施形態では、高抵抗R21によりトランジスタPT21がオン 状態になるときの応答速度が遅くなる。

[0097]

このとき、トランジスタPT22がオフ状態になっているので、オン状態のトランジスタPT21を介してノードND22の電位はVSS側に低下する。この場合、ノードND21の電位(トランジスタPT21のゲート電位)は、容量C21によってトランジスタPT21のゲートーソース間電圧が維持されるように、ノードND22の電位(トランジスタPT21のソース電位)の低下に伴って低下する。また、トランジスタPT23がオフ状態であるとともに、ダイオード接続されたトランジスタPT23がオフ状態であるとともに、ダイオード接続されたトランジスタPT25には、クロック信号線(CLK)からのHレベルの信号がノードND21側に逆流することはないので、容量C21の保持電圧(トランジスタPT21のゲートーソース間電圧)は維持される。これにより、ノードND22の電位が低下していくときにトランジスタPT21が常時オン状態に維持されるので、ノードND22の電位はVSSまで低下する。その結果、出力側回路部24c1からLレベルの出力信号が出力される。

[0098]

この際、第5実施形態では、トランジスタPT21がオン状態になるときの応

答速度が遅くなることにより、出力側回路部24clから出力される出力信号が 遅延される。

[0099]

また、ノードND22の電位がVSSまで低下したときのノードND21の電位はVSSよりも低くなっている。このため、正側電位VDDに接続されたトランジスタPT23に印加されるバイアス電圧は、VDDとVSSとの電位差よりも大きくなる。

[0100]

この後、入力信号がLレベルになることによって、トランジスタPT22およびPT23がオン状態になる。このとき、第5実施形態では、トランジスタPT24がオフ状態になる。すなわち、トランジスタPT23とトランジスタPT24とが同時にオン状態になることはない。これにより、トランジスタPT23およびPT24を介してVDDとクロック信号線(CLK)との間に貫通電流が流れるのが防止される。

[0101]

また、第5実施形態では、オン状態のトランジスタPT23を介してノードND21の電位がHレベルに上昇することにより、トランジスタPT21がオフ状態になる。これにより、トランジスタPT21およびPT22を介してVDDとVSSとの間に貫通電流が流れるのが防止される。

[0102]

この際、第5実施形態では、トランジスタPT21がオフ状態になるときの応答速度は、トランジスタPT21がオン状態になるときの応答速度よりも速くなる。

[0103]

そして、トランジスタPT22がオン状態になるとともに、トランジスタPT21がオフ状態になることにより、ノードND22の電位はVSSからVDDに上昇してHレベルになる。このため、出力側回路部24c1からHレベルの出力信号が出力される。

[0104]

この際、第5実施形態では、出力側回路部24clから出力されるHレベルの出力信号は、Lレベルの出力信号が出力されるときよりも速められる。

[0105]

第5実施形態では、上記のように、トランジスタPT25とクロック信号線(CLK)との間に高抵抗R21を接続することによって、トランジスタPT21がオン状態のときに出力側回路部24c1(シフトレジスタ回路)から出力される信号を遅延させることができる。そして、この第5実施形態では、上記第1実施形態と同様の抵抗値(約100kΩ)を有する高抵抗R21により、トランジスタPT21がオン状態のときの出力信号とトランジスタPT21がオフ状態のときの出力信号とトランジスタPT21がオフ状態のときの出力信号とのタイミングのずれ量が約20nsec以上になる。このため、上記第1実施形態と同様、所定段より2つ前の段の水平スイッチがオフ状態になった後で、所定段の水平スイッチをオン状態にすることができるので、所定段の水平スイッチがオン状態になることができるので、所定段の水平スイッチがオン状態になることができるの大学ないまり2つ前の段の水平スイッチがオン状態になることができることができる。その結果、映像信号のノイズに起因する画像の劣化を抑制しながら、消費電力が増加することを抑制することが可能な液晶表示装置を得ることができる。

[0106]

(第6実施形態)

図12は、本発明の第6実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の出力側回路部を示した回路図である。この第6実施形態では、上記第5実施形態の構成において、pチャネルトランジスタに変えて、nチャネルトランジスタを用いる場合について説明する。

[0107]

すなわち、この第6実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の出力側回路部34c1は、図12に示すように、トランジスタNT21、NT22、NT23およびNT24と、ダイオード接続されたトランジスタNT25と、トランジスタのソースードレイン間を接続することにより形成された容量C21とを含んでいる。なお、出力側回路部34c1は、本発明の

「第1回路部」の一例である。また、トランジスタNT21、NT22、NT23およびNT24は、それぞれ、本発明の「第1トランジスタ」、「第2トランジスタ」、「第3トランジスタ」および「第4トランジスタ」の一例である。

[0108]

ここで、第6実施形態では、出力側回路部34 c 1 は、約100 k Ω の抵抗値を有する高抵抗R 2 1 をさらに含んでいる。

[0109]

また、第6実施形態では、トランジスタNT21~NT25と、容量C21を構成するトランジスタとは、すべてn型のMOSトランジスタ(電界効果型トランジスタ)からなるTFT(薄膜トランジスタ)によって構成されている。

[0110]

また、第6実施形態では、トランジスタNT23は、図7に示した第2実施形態と同様、互いに電気的に接続された2つのゲート電極を有するように形成されている。

[0111]

そして、図12に示すように、第6実施形態のトランジスタNT21~NT25、容量C21および高抵抗R21は、それぞれ、図11に示した第5実施形態のトランジスタPT21~PT25、容量C21および高抵抗R21に対応した位置に接続されている。すなわち、この第6実施形態では、高抵抗R21はトランジスタNT25とクロック信号線(CLK)との間に接続されている。ただし、トランジスタNT22およびNT23のソースは、それぞれ、負側電位VSSに接続されているとともに、トランジスタNT21のドレインは正側電位VDDに接続されている。

[0112]

この第6実施形態のこれら以外の構成は、上記第5実施形態と同様である。

[0113]

第6実施形態では、上記のように、トランジスタNT25とクロック信号線(CLK)との間に高抵抗R21を接続することによって、上記第5実施形態と同様、映像信号のノイズに起因する画像の劣化を抑制しながら、消費電力が増加す ることを抑制することが可能な液晶表示装置を得ることができる。

[0114]

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

[0115]

たとえば、上記第1~第6実施形態では、高抵抗を約100 k Ω の抵抗値を有するように形成することによって、所定の段の出力信号とその所定の段の2つ前の段の出力信号とが約20 n s e c 以上タイミングがずれるようにしたが、本発明はこれに限らず、高抵抗の抵抗値を他の値に設定してもよい。この場合、高抵抗の抵抗値を調節することにより、所定の段の出力信号と所定の段の2つ前の段の出力信号とのタイミングのずれ量を制御することができる。

[0116]

また、上記第1~第6実施形態では、本発明を液晶表示装置および有機EL表示装置に適用する例を示したが、本発明はこれに限らず、液晶表示装置および有機EL表示装置以外の表示装置にも適用可能である。

[0117]

また、上記第1~第4実施形態では、第4トランジスタとしてのトランジスタ PT4(トランジスタNT4)のオン抵抗を、第3トランジスタとしてのトラン ジスタPT3(トランジスタNT3)のオン抵抗よりも低くなるように設定した が、本発明はこれに限らず、第4トランジスタのオン抵抗が第3トランジスタの オン抵抗よりも低くなくてもよい。

【図面の簡単な説明】

【図1】

本発明の第1実施形態による液晶表示装置を示した平面図である。

【図2】

図1に示した第1実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の回路図である。

【図3】

2つのゲート電極を有するpチャネルトランジスタの構造を説明するための模式図である。

【図4】

図2に示した第1実施形態による液晶表示装置のHドライバのシフトレジスタ 回路のタイミングチャートである。

【図5】

本発明の第2実施形態による液晶表示装置を示した平面図である。

図6

図5に示した第2実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の回路図である。

【図7】

2つのゲート電極を有するnチャネルトランジスタの構造を説明するための模式図である。

【図8】

図6に示した第2実施形態による液晶表示装置のHドライバのシフトレジスタ 回路のタイミングチャートである。

【図9】

本発明の第3実施形態による有機EL表示装置を示した平面図である。

【図10】

本発明の第4実施形態による有機EL表示装置を示した平面図である。

【図11】

本発明の第5実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の出力側回路部を示した回路図である。

【図12】

本発明の第6実施形態による液晶表示装置のHドライバを構成するシフトレジスタ回路の出力側回路部を示した回路図である。

【図13】

従来の抵抗負荷型のインバータ回路を含むシフトレジスタ回路の回路図である

【図14】

0

図13に示した従来のシフトレジスタ回路のタイミングチャートである。


【符号の説明】

4 a 1、4 a 2、4 a 3、1 4 a 1、1 4 a 2、1 4 a 3 シフトレジスタ回路


4 c 1、4 c 2、4 c 3、1 4 c 1、1 4 c 2、1 4 c 3、2 4 c 1、3 4 c 1 出力側回路部(第1回路部)

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




[図6]




【図7】




【図8】




【図9】




【図10】









【図12】







【図14】





【書類名】 要約書

【要約】

【課題】画像の劣化を抑制することが可能な表示装置を提供する。

【解決手段】この表示装置は、負側電位HVSS側に接続され、クロック信号HCLK1に応答してオンするpチャネルトランジスタPT1と、正側電位HVDD側に接続されたpチャネルトランジスタPT2と、pチャネルトランジスタPT1のゲートと正側電位HVDDとの間に接続されたpチャネルトランジスタPT3と、pチャネルトランジスタPT1のゲートとクロック信号HCLK1を供給するクロック信号線との間に接続された約100kΩの高抵抗R1とを有する出力側回路部4c1を含むシフトレジスタ回路4a1を備えている。

【選択図】図2



特願2003-185542

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名 三

三洋電機株式会社